Цифровые интегральные микросхемы

Контрольная работа 1

Впервые слово «кэш» в компьютерном контексте было использовано в 1967 году во время подготовки статьи для публикации в журнале «IBM Systems Journal». Статья касалась усовершенствования памяти в разрабатываемой модели 85 из серии IBM System/360. Редактор журнала Лайл Джонсон попросил придумать более описательный термин, нежели «высокоскоростной буфер», но из-за отсутствия идей сам предложил слово «кэш». Статья была опубликована в начале 1968 года, авторы были премированы IBM, их работа получила распространение и впоследствии была улучшена, а слово «кэш» вскоре стало использоваться в компьютерной литературе как общепринятый термин.

Память вычислительной машины представляет собой иерархию запоминающих устройств (внутренние регистры процессора, различные типы сверхоперативной и оперативной памяти, диски, ленты), отличающихся средним временем доступа и стоимостью хранения данных в расчете на один бит. Пользователю хотелось бы иметь и недорогую и быструю память. Кэш-память представляет некоторое компромиссное решение этой проблемы.

Общее программное управление кэшированием осуществляется посредством бит управляющего регистра CRO: CD (Cache Disable) и NW (No Write Through). Возможны следующие сочетания бит регистра:

CD=1, NW=1 — если после установки такого значения выполнить очистку кэша, кэш будет полностью отключен. Если же перед установкой этого сочетания бит кэш был заполнен, а очистка не производилась, кэш превращается в «замороженную» область статической памяти.

CD=1, NW=0 — заполнение кэша запрещено, но сквозная запись разрешена. Эффект аналогичен временному переводу сигнала КЕN# в высокое (пассивное) состояние. Этот режим может использоваться для временного отключения кэша, после которого возможно его включение без очистки.

CD=0, NW=1 — запрещенная комбинация (вызывает отказ общей защиты).

CD=0, NW=0 — нормальный режим работы со сквозной записью.

Для полного запрета кэша необходимо установить CD=1 и NW=1, после чего выполнить очистку (Flush). Без очистки кэш будет обслуживать запросы в случае попаданий.

Наборно-ассоциативный кэш

Наборно-ассоциативная кэш-память. В этом случае все строки кэш разделяются на группы (наборы). В представленных наборах осуществляется ассоциативный поиск. А инф-ция о ноборе задается в коде адреса.

Наборно-ассоциативная архитектура кэша позволяет каждому блоку кэшируемой памяти претендовать на одну из нескольких строк кэша, объединенных в набор (set). Можно считать, что в этой архитектуре есть несколько параллельно и согласованно работающих каналов прямого отображения, где контроллеру кэша приходится принимать решение о том, в какую из строк набора помещать очередной блок данных.

В простейшем случае каждый блок памяти может помещаться в одну из двух строк (Two Way SetAssociative Cache). Такой кэш должен содержать два банка памяти и тегов Номер набора (индекс), в котором может отображаться затребованный блок данных, однозначно определяется средней частью адреса (как номер строки в кэше прямого отображения). Строка набора, отображающая требуемый блок, определяется сравнением тегов (как и в ассоциативном кэше), параллельно выполняемым для всех каналов кэша. Кроме того, с каждым набором должен быть связан признак, определяющий строку набора, подлежащую замещению новым блоком данных в случае кэш-промаха. Кандидатом на замещение обычно выбирается строка, к которой дольше всего не обращались (алгоритм LRU — Least Recently Used). При относительно большом количестве каналов (строк в наборе) прибегают к некоторому упрощению — алгоритм PsevdoLRU для четырех строк (Four Way Set Associative Cache) позволяет принимать решения, используя всего 3 бита. Возможно также применение алгоритма замещения FIFO (первым вошел — первым и вышел) или даже случайного (random) замещения, что проще, но менее эффективно.

Наборно-ассоциативная архитектура широко применяется для первичного кэша современных процессоров. Объем кэшируемой памяти определяется так же, как и в предыдущем варианте, но здесь будет фигурировать объем одного банка (а не всего кэша) и разрядность относящихся к нему ячеек тега.

Задание.

Построить наборно-ассоциативный кэш: банк А, строка 38 страницы 9 имеет следующие признаки М=1, V=0. Банк В строка 17 страницы 22 имеет следующие признаки М=0, V=0. Объясните состояние строки.

Решение.

Рис. 1.

На рис. 1 изображен наборно-ассоциативный кэш, из задания вытекает что:

Банк А имеет следующие признаки М=1, V=0, следовательно заполнение кэша запрещено, но сквозная запись разрешена. Эффект аналогичен временному переводу сигнала КЕN# в высокое (пассивное) состояние. Этот режим может использоваться для временного отключения кэша, после которого возможно его включение без очистки.

Банк Б имеет следующие признаки М=0, V=0, следовательно идет нормальный режим работы со сквозной записью, т. е. происходит сразу запись на оперативную и основную память.

Контрольная работа 2.

Структурная схема процесса выполнения команд МП На основе данной таблицы пошагово описываем действия. Предполагаем, что числа вводятся последовательно и находятся уже ячейке памяти (как они там попадают описано в предыдущем примере и можно этот шаг упустить). кэширование микропроцессор память сигнал Выполнить команду чтения числа 16 из ячейки 38, сложить с содержимым аккумулятора (17) и поместить результат в аккумулятор.

Решение.

Таблица Поэтапное выполнение микроопераций МП.

После запуска программы, МП выполняет следующие циклические действия:

• 1. Извлекает из основной памяти команду, адрес которой находится в счетчике команд. Код команды помещается МП в регистр команд.
• 2. Декодирование извлеченной команды, определение ее кода и адресов операндов. Если операнды отсутствуют или находятся в МП, то МП переходит к действию 4. Если операнды находятся в памяти, то к действию 3.
• 3. МП извлекает из основной памяти необходимые операнды и запоминает их в регистрах, производит чтение информации из аккумулятора.
• 4. Процессор выполняет операцию по заданному коду. Суммирует содержимого операционного блока с содержимым аккумулятора.
• 5. Сохраняет результат операции в основной памяти.
• 6. Вычисляет адрес следующей команды программы и запоминает его в регистре счетчика команд.

Существуют два метода выработки управляющих сигналов:

• — Программный метод. Жесткая логика управления, каждой операции соответствует свой набор логических схем, вырабатывающих определенные функциональные сигналы для выполнения микроопераций.
• — Микропрограммный способ. Гибкая логика управления. В состав УУ вводится запоминающее устройство, которое содержит микрокоманды. Каждой микрокоманде соответствует свой функциональный сигнал, по которому выполняется микрооперация. В качестве ЗУ для УУ используется ПЛМ.

Контрольная работа 3.

Задание.

Смоделировать выполнение процессором пошаговых действий при выполнении программы решения выражения: .

Адрес числа A EFF.

Адрес числа C AB5.

Решение.

Алгоритм выполнения процессором операции программы решения выражения:

• 1. Считывает число из регистра адреса.
• 2. Помещает данное число на магистраль данных.
• 3. Через магистраль данных обращается к основной памяти.
• 4. Через регистр команд помещает число в операционный блок, где производит операцию инвертирование.
• 5. Результат операции () помещает в аккумулятор.
• 6. С числом производит аналогичные действия описанные в 1−4 пункте
• 7. Производит сложение числа хранящимся в операционном блоке с числом в аккумуляторе.
• 8. Результат операции из операционного блока записывает в аккумулятор.
• 9. В операционном блоке производит операцию увеличения на одну единицу значение хранящееся в аккумуляторе.
• 10. Сохраняет результат выполнения в операционном блоке.

Список используемой литературы.

• 1. Гук М. Ю. Аппаратные средства IBM PC: Энциклопедия. — СПб.: Питер, 1998.
• 2. Мячев А. А., Степанов В. Н. Персональные ЭВМ и микроЭВМ. Основы организации. М.: Радио и связь, 1991
• 3. Горбунов В. П., Панфилов А. И., Преснухин Д. Л. Справочное пособие по микропроцессорам и микроЭВМ. М.: Высшая школа, 1988
• 4. Микропроцессоры. В 3-х кн.: Учеб. для втузов /П. В. Нестеров, В. Ф. Шаньгин, В. Л. Горбунов и др./ Под ред. Л. Н. Преснухина. — М.: Высшая школа, 1986.
• 5. Микропроцессоры и микропроцессорные комплекты интегральных микросхем. Справочник: в 2-х т. / Н. Н. Аверьянов, А. И. Березенко, Ю. И. Борщенко и др. / Под ред. В. А. Шахнова. -М.: Радио и связь, 1988.
• 6. Пухальский Г. И., Новосельцева Т. Я. Цифровые устройства: Учебное пособие для втузов.-СПб.: Политехника, 1996.
• 7. Цифровые интегральные микросхемы: Спрвочник /П. П. Мальцев, Н. С. Долидзе, М. И. Критенко и др./- М.: Радио и связь, 1994.
• 8. Брайан Фафенберг, Дэвид Уолл. Толковый словарь по компьютерным технологиям и Internet. 6-е издание.-К.:Диалектика, 1996.