АЦП параллельного преобразования

Суть метода заключается в параллельном сравнении измеряемого напряжения несколькими компараторами с напряжениями с многоступенчатого делителя напряжения. Принципиальная.

схема АЦП параллельного преобразования приведена на рис. 47. Делителем напряжения опорное напряжение U₀ делится на N значений с одинаковой разностью потенциалов между ближайшими ступенями. Компараторы выполняют сравнение напряжения с выхода делителя напряжения и измеряемого напряжения U . Логическая единица на выходе компаратора соответствует случаю, когда измеряемое напряжение больше напряжения с выхода делителя. В противном случае на выходе компаратора остается логический 0. Последовательность нулей и единиц на выходах компараторов является псевдодвоичным кодом, поскольку сначала следует несколько нулей, затем несколько единиц. Для превращения псевдодвоичного кода в двоичный используется дешифратор.

АЦП параллельного преобразования является наиболее быстродействующим АЦП. Скорость его работы определяется быстродействием компараторов и дешифратора. Глубина квантования параллельных АЦП редко превышает 12 бит, поскольку количество компараторов «-битного АЦП определяется как 2» . Для создания 12-битного АЦП необходимы 4 096 компараторов, выполненных на одной интегральной схеме. Значительное сокращение количества компараторов при довольно высоком быстродействии возможно в параллельно-последовательных АЦП.