Центральный процессор.
Разработка принципиальной схемы блока преобразования виртуальных адресов
Получаем один конвейер: «ПНА Секвенсор МПП Регистр микрокоманд», реализованный в микропрограммном устройстве управления; и второй: «АЛУ Выходной регистр адреса (данных)», реализованный в операционном блоке. МУУ, определяет порядок обработки команд в ОБ и осуществляет управление всеми узлами ядра ЭВМ. Также к составляющим частям процессора можно отнести адресный сопроцессор и адресный кэш… Читать ещё >
Центральный процессор. Разработка принципиальной схемы блока преобразования виртуальных адресов (реферат, курсовая, диплом, контрольная)
Мною была выбрана разрядность ЭВМ равная 32 бита. Причинами выбора послужило то, что 32 разрядные системы обеспечивают большее быстродействие, нежели 16 разрядные, а так же задание упрощается тем, что в курсе дисциплины «Схемотехника «мы разработали ядро микро ЭВМ с разрядностью 32 бита. эвм процессор виртуальный микропрограммный В функции ЦП входят: выполнение команд, хранящихся в ОП, и координирование работы всех узлов ЭВМ.
ЦП является основным блоком ЭВМ и состоит из:
- — ОБ, в нём происходит обработка данных.
- — МУУ, определяет порядок обработки команд в ОБ и осуществляет управление всеми узлами ядра ЭВМ.
- — Также к составляющим частям процессора можно отнести адресный сопроцессор и адресный кэш.
Центральное обрабатывающее устройство (далее процессор) предназначено для обработки данных, выполнения вычислений с различными типами данных (целые числа, числа с плавающей точкой, адреса), формирования физического адреса и.т.д. Это все требует значительного времени. Поэтому при разработке необходимо ориентироваться прежде всего на увеличение быстродействия проектируемой ЭВМ. На данном этапе проектирования это возможно путем введения конвейерной обработки исполняемых команд.
Характерной особенностью архитектуры проектируемой ЭВМ является наличие конвейерной обработки, как на уровне команд, так и на уровне микрокоманд. Это достигается тем, что после микропрограммной памяти находится конвейерный регистр микрокоманд. Таким образом, в цикле исполнения i-той микрокоманды можно смело читать из микропрограммной памяти (i+1)-ую, которая будет сохранена в регистре микрокоманд и исполнена в (i+1)-цикле.
Получаем один конвейер: «ПНА Секвенсор МПП Регистр микрокоманд», реализованный в микропрограммном устройстве управления; и второй: «АЛУ Выходной регистр адреса (данных)», реализованный в операционном блоке.
Упрощенная структурная схема ЦП изображена на рис. 3.
Общая структурная схема ЦП изображена на рис. 7.
Рис. 3 Упрощенная структурная схема ЦП.